hw-5

郭高旭 ggx21@mails.tsinghua.edu.cn 2021010803

1. 门阵列和标准单元设计方法的特征比较

1. 是否制备母片：

   • 门阵列：事先制备母片，使设计周期缩短。
   • 标准单元：对芯片的制作过程不加限制，不采用母片预制的方式。

2. 设计灵活性：

   • 门阵列：相对不够灵活，对设计有一定限制，布通率不能达到100%。
   • 标准单元：具有更加灵活的布图方式，可以解决布通率问题，达到100%布通率。

3. 价格和适用范围：

   • 门阵列：价格低，适合小批量 ASIC 设计。
   • 标准单元：制造费用较高，设计复杂，适用于高密度设计。

4. 布图方式变化：

   • 门阵列：采用高度规范的门阵列模式，设计自动化程度高。
   • 标准单元：布图方式不断改进，引入新技术和层次，增加了不规则性。

5. 芯片利用率：

   • 门阵列：芯片利用率相对低。
   • 标准单元：芯片利用率较高。

6. 单元库更新：

   • 门阵列：单元库相对稳定，事先设计好的母片和库单元。
   • 标准单元：单元库需要随工艺更新而更新，是一项繁重的工作。

2.叙述 FPGA 器件的典型结构和编程方法，并与可编程逻辑器件和编程方法进行比较。

一个FPGA芯片由若干个可编程的逻辑模块组成包括

• 可配置逻辑块（Configurable Logic Block，CLB）

• 输入/输出模块（Input/Output Block，IOB）

• 和可编程互连线（Programmable Interconnect，PI）

CPLD的三块结构分为

• 宏单元

• 可编程连线

• I/O控制块

FPGA内部使用查找表（LUT）代替CPLD中的与或逻辑结构

编程方法上

FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程；FPGA可在逻辑门上编程，而CPLD是在逻辑块上编程。

CPLD主要是基于EEPROM或FLASH存储器编程，编程次数可达上万次，优点是系统断电时编程信息也不丢失。FPGA大部分是基于SRAM编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次，并可在工作中快速编程。

3.全定制电路和半定制电路设计的主要区别

全定制电路：

• 设计自由度高： 每个部分都可以完全按照设计者需求进行定制。

• 制造复杂性高： 定制化导致制造流程复杂，成本相对较高。

• 设计周期长： 因为高度的定制，设计时间相对较长。

• 性能理想：芯片面积小，集成度高

半定制电路：

半定制集成电路的设计分为基于标准单元的设计方法和基于门阵列的设计方法。这两种方法都基于部分实现好的电路。因此制造复杂度较低，设计周期较短，成本也相对较低。但是集成度，性能，芯片面积以及设计自由度等都不如全定制。